Tutorial FPGA - 2

14 . Pilih menu Add --> Wire (Ctrl + W)

   

Kemudian klik dari ujung pin CE, tarik garis lurus kea rah kiri kemudian klik sampai membentuk wire, klik Esc.

15. Tambahkan wire untuk semua pin yang ada seperti berikut

16. Pilih menu Add --> I/O marker (Ctrl + G), kemudian select pin CE, C dan CLR seperti tampilan berikut

17. Ulangi untuk pin Q0 s/d pin Q3, CEO, TC

Secara default masing-masing pin akan memiliki nama dari XLXN_1

18. Klik kanan pada I/O marker XLXN_1, pilih Object Properties, pilih Nets, XLXN_1

19. Pada kolom Value, baris Name ganti dengan CE

20. Ganti nama masing-masing pin sesuai tampilan berikut

21. Klik kanan pada xc3s400an-4fgg400 kemudian pilih New Source

Tambahkan VHDL Test Bench, beri nama pada File name Counter4bit_tb, kemudian klik Next >

22. Klik Next >

23. Klik Finish

24. Selanjutnya akan muncuk code HDL disebelah kanan

25. Edit code berikut:

tb : PROCESS

BEGIN

                WAIT;

END PROCESS;

Menjadi seperti berikut:

                C1 : PROCESS

BEGIN

                C <= ‘1’; wait for 10ns;

                C <= ‘0’; wait for 10ns;

END PROCESS;

26. Pada tab Hierarchy, klik Counter4bit.sch, kemudian pada tab Processes: Counter4bit, klik kanan Synthesize – XST kemudian pilih Run

27. Pada tab View pilih Simulation. Pada tab Hierarchy pilih Counter4bit_tb.vhd

Pada tab Processes pilih Isim Simulator à Behavioral Check Syntax

28. Kemudian klik kanan Simulate Behavioral Model à Run

29. Kemudian akan muncul layar window baru seperti berikut

30. Kemudian klik icon no 1 diikuti no 2.

Demikian, petunjuk singkat membuat clock pada FPGA dengan gambar rangkaian dan VHDL.

Semoga bermanfaat.